INSTITUTO SUPERIOR DE ENGENHARIA DE LISBOA

ÁREA DEPARTAMENTAL DE ENGENHARIA DE ELETRÓNICA E TELECOMUNICAÇÕES E DE COMPUTADORES

LEIC, LEIRT

Lógica e Sistemas Digitais

Teste de Época de Recurso - (14 fev /2022) - Resolução

- O teste tem a duração de 2h
- É permitida uma folha de consulta
- O teste tem 4 questões que devem ser respondidas em folhas separadas
- Justifique todas as respostas

Questão 1

a) [1,5 val.] Considere o diagrama lógico seguinte, em que A, B, C e D são entradas e T0, T1, T2 e F são saídas.



Determine as expressões lógicas das funções T0(A, B, C, D), T1(A, B, C, D), T2(A, B, C, D) e F(A, B, C, D) sem simplificar.

T0 = $(\bar{A}\bar{D} + A\bar{D} + \bar{A}D)$ ou $\overline{AD}$

T1 = $B(\bar{A}\bar{D} + A\bar{D} + \bar{A}D)$ ou $B\overline{AD}$

T2 = $\overline{AC} \oplus 1$

F = T0 + T1 = $B(\bar{A}\bar{D} + A\bar{D} + \bar{A}D) + (\overline{AC} \oplus 1)$ ou $B\overline{AD} + (\overline{AC} \oplus 1)$

b) [1,5 val.] Simplifique a função G(A, B, C, D) = $\bar{B}(\overline{A \oplus D}) + \bar{D}(B\bar{A} + \bar{C})$ recorrendo a mapas de *Karnaugh*.

G = $A\bar{B}D + \bar{A}\bar{B}\bar{D} + \bar{A}B\bar{D} + \bar{C}\bar{D}$

1	0	0	1
1	0	0	1
1	0	0	0
1	1	1	0

C, B, A, D

G = $A\bar{B}D + \bar{A}\bar{D} + \bar{C}\bar{D}$

c) [1,0 val.] Implemente a função H(A, B, C, D) = $(A + \bar{B})(B + \bar{C})(C + \bar{D})$, utilizando apenas portas NOR. Considere que as versões complementadas das variáveis **não estão disponíveis**.

H = $\overline{\overline{(A + \overline{B + B})} + \overline{(B + \overline{C + C})} + \overline{(C + \overline{D + D})}}$



Questão 2

Considere uma unidade aritmética que produz o resultado da expressão $F = \frac{(5X)}{2}$ no domínio dos naturais ($\mathbb{N}$) e o resto da divisão, R. O operando X é constituído por 4 bits X(3:0) e o resultado F por 6 bits F(5:0).

a) [2,5 val.] Utilizando um somador completo de 6 bits, desenhe o diagrama do circuito que produza as saídas F e R.

Solução 1: (Com *carry out*) – F = (4X+X)/2



Solução 2: 5X/2 = 2X + X/2



Solução 3: (Sem *carry out*) – F = (4X+X)/2



Esta solução não garante um resultado correto para todo o domínio de X.

b) [1,0 val.] Para a sua implementação da alínea a), indique o maior valor de X cuja expressão produz um resultado <u>sem</u> erro.
Solução 1 e solução 2, não ocorre erro. Logo, X pode tomar qualquer valor do seu domínio, [0, 15]

Solução 3: Como apenas se aproveita a soma *sem carry*, o resultado não pode exceder 63 (valor máximo no domínio dos naturais com 6 bits). Se X > 12 então 5X excede 63 e o resultado está errado.

c) [1,0 val.] Considerando X = 14, indique qual o resultado produzido pelo circuito (F e R).

Solução 1 e 2: Com X = 14, F = 35 e R = 0. Resultado correto.

Solução 3: Com X = 14, F = 1011. Logo, Q = 3 e R = 0. Resultado incorreto, confirmando o resultado da alínea anterior.

d) [1,5 val.] Para a operação $R = A - B$ a 6 bits, indique o valor de A no domínio dos códigos dos complementos ($\mathbb{Z}$) sabendo que $R = 010111$, $B = 001010$ e $Ov = 1$.

A = R + B = 010111 + 001010 = 100001 (OV)
(+23) (+10) (-31)

A = +23 + 10 = +33 (fora do domínio). Corresponde ao -31

Confirmando:

R = A + (-B) = 100001 + 110110 = 010111 (OV)

Questão 3

Pretende-se implementar o diagrama de estados com flip-flops tipo D.



a) [2,0 val.] Determine as funções de entrada dos flip-flops, D0 e D1, diretamente do diagrama.

$D0 = \overline{Q1}\,\overline{Q0}(\overline{W} + Z) + \overline{Q1}\,Q0 + Q1Q0Z$

$D1 = \overline{Q1}\,\overline{Q0}\,W + \overline{Q1}\,Q0\,W + Q1Q0\overline{Z} + Q1\overline{Q0}\,(Z \oplus W)$

b) [1,0 val.] Determine as funções de saída, S0 e S1.

$S0 = \overline{Q1}\,\overline{Q0}\,W + Q1\overline{Q0}\,(\overline{Z \oplus W})$

$S1 = \overline{Q1}\,\overline{Q0} + Q1\overline{Q0}$

c) [2,0 val.] Complete o diagrama temporal de acordo com o diagrama de estados e assumindo que o circuito se encontra no estado "11".



d) [1,5 val.] Pretende-se implementar a máquina de estados (funções D0, D1, S0 e S1 das alíneas a) e b)) com controlo microprogramado. Determine o tamanho e o conteúdo da ROM necessária à implementação do circuito.

ROM: 2^4 x 4 bits

Q1 Q0 W Z	D1 D0 S1S0
0 0 0 0	**0 1 1 0**
0 0 0 1	**0 1 1 0**
0 0 1 0	**1 0 1 1**
0 0 1 1	**1 1 1 1**
0 1 0 0	**0 1 0 0**
0 1 0 1	**0 1 0 0**
0 1 1 0	**1 1 0 0**
0 1 1 1	**1 1 0 0**
1 0 0 0	**0 0 1 1**
1 0 0 1	**1 0 1 0**
1 0 1 0	**1 0 1 0**
1 0 1 1	**0 0 1 1**
1 1 0 0	**1 0 0 0**
1 1 0 1	**0 1 0 0**
1 1 1 0	**1 0 0 0**
1 1 1 1	**0 1 0 0**

Questão 4

Considere o contador representado na figura



a) [1,5 val.] Indique se o contador é crescente ou decrescente e qual a sequência de contagem após *reset*.

Somador: S = R - 2 + 1 = R – 1
Contador decrescente: 0, 15, 14, 13, 12 …, 2, 1, 0, …

b) [2,0 val.] Implemente um contador crescente com a seguinte sequência de contagem:
..., 2, 5, 8, 11, 14, 2, 5, …